Universidad del Istmo  
     
     
 

DANIEL PACHECO BAUTISTA

Daniel Pacheco Bautista

PROFESOR - INVESTIGADOR

Curriculum Vitae

Correo electrónico

  • dpachecob@bianni.unistmo.edu.mx

Grado académico

  • Estudios de Doctorado en Ingeniería Biomédica
  • Maestría en Ciencias especialidad en Electrónica
  • Ingeniero electrónico

Línea de investigación actual

  • o Arquitectura de computadoras y computo reconfigurable
  • o Ingeniería biomédica: aplicación de electrónica y cómputo a la medicina
  • o Diseño de circuitos integrados de aplicación específica ASIC

Últimas publicaciones

  • Interacción humano-máquina por voz para la operación de plataformas robóticas móviles, Gutiérrez Hernández H., Arellano Pimentel J., Pacheco Bautista D. Revista Pistas Educativas, Año XXXV, Num 108, Octubre 2014, ISSN: 1405-1249.
  • Interfaz humano-computadora basada en señales de electrooculografía para personas con discapacidad motriz, Pacheco Bautista D., Algredo Badillo I., De la Rosa Mejía D., Herédia Jiménez A.H.; Revista electrónica de Computación, informática, biomédica y electrónica; RECIBE, Año 3, Num 2, Mayo 2014; ISSN: 2007-5448
  • Co-diseño hardware-software para la implementación de la técnica de salto retardado en un procesador didáctico, Benito Zárate, Sergio F. Ortiz, Daniel Pacheco, J. Jesús Arellano; 2do Congreso Internacional de Computación México-Colombia; CICOM 2012, Tecnologías de la Información y educación, Páginas: 112-119; ISBN: 978-607-7760-62-7; Chilpancingo, Guerrero, México
  • Implementación del algoritmo SHA-512 utilizando desenrollamiento parcial, Algredo Badillo I., García Hernández R., Castillo Soria F.R., Pacheco Bautista D.; 2do Congreso Internacional de Computación México-Colombia; CICOM 2012, Tecnologías de la Información y educación, Páginas: 120-127; ISBN: 978-607-7760-62-7; Chilpancingo, Guerrero, México
  • Implementación FPGA de un predictor dinámico de saltos tipo BTB en un procesador RISC didáctico, Pantoja Laces W.A., Pacheco Bautista D., Algredo Badillo I.; 2do Congreso Internacional de Computación México-Colombia; CICOM 2012, Tecnologías de la Información y educación, Páginas: 358-364; ISBN: 978-607-7760-62-7; Chilpancingo, Guerrero, México
  • Frame, bit and chip error rate evaluation for a DSSS communication system, Castillo Soria F.R., Pacheco Bautista D., Sánchez Meraz M.; Revista de Ingeniería, Investigación y tecnología; Vol.9, Num. 3, Julio-Septiembre 2008; ISSN: 1405-7743
  • Circuito de recuperación de reloj CMOS completamente integrable, diferencial, de alta velocidad y bajo consumo de potencia, Pacheco Bautista D., Castillo Soria F.R., Linares Aranda M., Salim Maza M.; Revista Ingeniería e investigación; Vol.27, Num. 3, Diciembre 2007; ISSN: 0120-5609
  • An experimental comparison of clock distribution networks for systems of chip, Linares Aranda M., Salim Maza M., Pacheco Bautista D.; Proceeding of the 2007 4th international conference on electrical and electronics engineering; Páginas: 377-380; DOI: 10.1109/ICEEE.2007.4345044; ISBN:978-1-4244-1165-8; México D.F.
  • A low power and high speed cmos voltage controlled ring oscillator, Pacheco Bautista D., Linares Aranda M.; Proceeding of the 2004 IEEE international symposium on circuits and systems; Páginas: 752-755; DOI: 10.1109/ISCAS.2004.1329113; ISBN: 0-7803-8251-X; Vancouver, Canáda.

 

 

 
   
 
 
 
Sistema de Universidades Estatales de Oaxaca
 
   
     
 
Carr. Chihuitan Ixtepec S/N Ixtepec, Oax., México C.P. 70110
Ciudad Universitaria S/N, Barrio Santa Cruz, 4a. Sección Sto. Domingo Tehuantepec, Oax., México C.P. 70760
Carretera Transísmica Juchitán - La Ventosa Km. 14, La Ventosa, Oax., México C.P. 70102